

フロントページの続き

(72)発明者 澤田 進 茨城県北茨城市華川町臼場187番拙 4 株式 会社日鉱共石磯原工場内

# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-349085

(43) Date of publication of application: 15.12.2000

(51)Int.CI.

H01L 21/3205

(21)Application number: 11-154099

(71)Applicant:

NEC CORP

(22)Date of filing:

01 06 1999

(72)Inventor:


KIKUTA KUNIKO

# (54) SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

#### (57) Abstract:

PROBLEM TO BE SOLVED: To reduce a grain boundary and at the same time reduce the generation of electromigration and hence prevent the rupture and crack of wiring by composing the wiring that is formed at a groove with a barrier metal layer on a surface being provided on an interlayer insulation film with a Cu alloy containing a specific amount of metal in Cu.

SOLUTION: Cu wiring 100 formed at a groove 10a with a barrier metal layer 2 on a surface while being provided on an interlayer insulation film 10 formed on a semiconductor substrate 10 is composed by a Cu alloy 1 containing at least one of Ag, As, Bi, P, Sb, Si, and Ti. The content of the metal should be equal to or more than approximately 0.1 wt.% and less than the maximum solid solution limit for Cu. Since the melt point of the Cu alloy 1 becomes lower than that of Cu from the above, the particle diameter of the Cu alloy 1 can be increased and the grain boundary can be reduced. Also, since a grain boundary 3 can be formed in the longitudinal direction (arrow A) and the vertical direction of the Cu wiring 100, the mass transportation path of Cu can be reduced and the generation of electromigration can be reduced.



#### **LEGAL STATUS**

[Date of request for examination]

23.05.2000

[Date of sending the examiner's decision of rejection]

31.03.2004

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

2004-009075

[Date of requesting appeal against examiner's decision of

30.04.2004

rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-349085

(P2000-349085A)

(43)公開日 平成12年12月15日(2000.12.15)

(51) Int.Cl.7

徽別記号

 $\mathbf{F}$  I

テーマコード(参考)

H01L 21/3205

H01L 21/88

M 5F033

A

審査請求 有 請求項の数4 OL (全 8 頁)

(21)出願番号

特願平11-154099

(22)出願日

平成11年6月1日(1999.6.1)

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72) 発明者 菊田 邦子

東京都港区芝5丁目7番1号 日本電気株

式会社内

(74)代理人 100095740

弁理士 開口 宗昭

Fターム(参考) 5F033 HH12 LL08 LL09 MM01 MM12

MM13 PP27 QQ48 QQ69 QQ73


WW04 XX05


#### (54) 【発明の名称】 半導体装置及び半導体装置の製造方法

# (57)【要約】

【課題】信頼性及び生産性が高い装置として得られる半 導体装置及び生産性の高い半導体装置の製造方法を提供 する。

【解決手段】半導体基板0上に形成された層間絶縁膜10に設けられ、表面にバリアメタル層2が形成された溝10aにCu配線100が形成されてなる。これらの層により前記リード2a表面を被膜している。前記Cu配線100は、Ag、As、Bi、P、Sb、Si、Tiのうち少なくとも1つを0.1重量%以上、Cuに対する最大固溶限未満の範囲で含有するCu合金1で構成されている。以上により上記目的を達成することができる。





30

1

#### 【特許請求の範囲】

【請求項1】半導体基板上に形成された層間絶縁膜に設 けられ、表面にバリアメタル層が形成されてなる溝に配 線が形成されてなり、前記配線はAg、As、Bi、 P、Sb、Si、Tiのうち少なくとも1つを0.1重 量%以上、Cuに対する最大固溶限未満の範囲で含有す るCu合金で構成されていることを特徴とする半導体装

【請求項2】半導体基板上に形成された層間絶縁膜に設 けられ、表面にバリアメタル層が形成されてなる溝に配 線が形成されてなり、前記配線はMo、Ta、Wのうち 少なくとも1つ以上を0.1重量%以上、1重量%未満 の範囲で含有するCu合金で構成されていることを特徴 とする半導体装置。

【請求項3】半導体基板上に形成された層間絶縁膜に配 線を形成するための溝を形成する工程と、前記溝の表面 にバリアメタル層を成膜する工程と、Ag、As、B i、P、Sb、Si、Tiのうち少なくとも1つがCu に含有されてなるシード層を前記バリアメタル層上に形 と、前記Cu層を所定の厚さに加工する工程と、前記C u層に対して熱処理を行う工程とを有してなることを特 徴とする半導体装置の製造方法。

【請求項4】半導体基板上に形成された層間絶縁膜に配 線を形成するための溝を形成する工程と、前記溝の表面 にバリアメタル層を成膜する工程と、Mo、Ta、Wの うち少なくとも 1 つ以上が Cuに含有されてなるシード 層を前記バリアメタル層上に形成する工程と、前記シー ド層上にCu層を形成する工程と、前記Cu層を所定の 厚さに加工する工程と、前記Cu層に対して熱処理を行 う工程とを有してなることを特徴とする半導体装置の製 造方法。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体装置に関す る。特に、高信頼性を有してなる半導体装置に関する。 【従来の技術】

【0002】近年、LSI等の半導体装置は、電子機器 の高機能化、小型軽量化及び高速化の要求に応えるため に高集積化が進められている。この半導体装置の高集積 化を実現するために配線幅の微細化が進んでいる。シリ コン基板上に形成されるLSIの配線材料としては、電 気抵抗が低い、酸化珪素 (SiO<sub>2</sub>) 膜との接着性が良 い、加工が容易である等の理由から、従来よりA1が多 用されてきた。

【0003】しかしながら、配線材料としてA1を用い た場合、LSIの高集積化による配線の微細化に伴い、 エレクトロマイグレーション (EM)、ストレスマイグ レーション (SM)、ボイド等に起因する信頼性の低下 が深刻な問題となっていることから、近年、A1に代わ る各種配線材料の検討がなされている。

【0004】中でもCuは、電気抵抗がA1の約2/3 と低いためA1に比べて電流密度を多くとることがで き、且つ融点がA1よりも400℃以上高いためエレク トロマイグレーション耐性が高い。以上のことからCu は微細加工を必要とする次世代LSIの配線材料として 有力視されている。

【0005】しかしながら、配線幅が0.3 µm程度ま で微細化されてくるようになると、Cuから形成された 10 配線 (以下、「Cu配線」とする) であってもエレクト ロマイグレーションに起因する配線の劣化が無視できな くなってきている。前記エレクトロマイグレーションの 発生を低減させるための一手段として、Cuの結晶粒径 を大きくすることが挙げられる。Cuの結晶粒径を大き くすることにより、粒界拡散によるCu原子の移動を抑 制することでエレクトロマイグレーションを回避するこ とができる。例えば、特開平4-326521号には、 Cu配線を構成するCuの結晶粒径を1 μm又はそれ以 上とする半導体集積回路装置が開示されている。前記C 成する工程と、前記シード層上に Cu層を形成する工程 20 u配線は、半導体基板の絶縁膜上に分子線エピキタシー 法を用いるか若しくはスパッタリングにより半導体基板 上にCuの薄膜を堆積した後ドライエッチングにより配 線状に加工することにより得られる。前記と同様の半導 体装置の製造方法が特開平5-47760号や特開平1 0-60633号等に開示されている。

> 【0006】一方、近年の配線の微細化に伴い、精密に 且つ簡便に微細な配線を半導体集積回路装置に形成する ことができる方法が求められるようになってきている。 例えば、前述したより半導体基板上にCuの薄膜を堆積 した後エッチングにより配線を形成する方法の代わり に、半導体基板上に形成された絶縁膜上に溝を形成し、 その溝にCuを埋設した後熱処理を行うことによりCu 配線を形成する方法が用いられるようになってきてい る。この方法においては、溝を用いてCu配線を形成す るため微細なCu配線を得ることができるうえ、溝の大 きさを適宜変えることにより必要な配線幅を有する配線 を精密に且つ簡便に形成することができる。係る方法に より得られた従来のCu配線及び前記従来のCu配線の 製造方法の一例をそれぞれ図5及び図6に示す。

【0007】前記Cu配線は図5に示されるように、C u層41の上面部400a以外の表面を取り囲むように バリアメタル層2が形成されてなる。すなわち、Cu配 線400は、Cu層41と、Cu層41の上面部400 a以外の表面を包接するように形成されたバリアメタル 層2とを有してなる。なお、図5 (a)はCu配線40 0が設置された半導体装置の正面図、図5 (b) は図5 (a) に示される半導体装置のうちCu配線400部分 を抜き出した斜視図である。係るCu配線400は、半 導体基板 0 上に形成された層間絶縁膜 1 0 上に溝 1 0 a 50 を形成し (図6 (a) 参照) 、続いて前記溝10aの表

3

面にバリアメタル層 2 を成膜する(図 6 (b)参照)。次に、前記バリアメタル層 2 上に C u 層 1 2 を積層した後(図 6 (c)参照)、CMP(Chemical Mechanical Polishment)処理により前記 C u 層 1 2 を所定の厚さに加工してから熱処理を行うことで原子配列が矯正された C u 層 4 1 を有してなる C u 配線 4 0 0 を得る(図 6 (d)参照)。この場合熱処理を行ってから C M P 処理を行うこともできる。

#### [0008]

【発明が解決しようとする課題】しかしながら、溝にC uを埋設する工程を含む方法により得られたCu配線を 有する半導体集積回路装置には次のような問題が生じて いた。図5に示されるCu配線400は前述したよう に、まず半導体基板 0 上に形成された層間絶縁膜 1 0 上 に溝10aを形成し、前記溝10aにCuを埋設した後 熱処理を行うことにより形成される。この方法で微細な 配線を形成する場合には、配線形成に用いる前記溝の幅 は微細なものを用いることになる。このように幅が狭い 溝を用いて、前述した方法によりCuを埋設した後熱処 理を行う場合、幅が狭い溝10aの中ではCu結晶粒が 成長しにくく粒径が小さくなる。粒径が小さくなると配 線中に粒界43 (図5 (c) 参照: 図5 (b) に示され るCu配線400におけるB-B, 面での断面図) が多 く発生する。係る配線中を用いて電流を流す場合、通電 時に最もエネルギーが低い粒界を通ってCuの質量輸送 が活発に行われる。このため、エレクトロマイグレーシ ョンが多く発生してしまい、前記配線に破断・亀裂が生 じショートの原因となる。以上のことから半導体集積回 路の信頼性が低下するとともに歩留まりの低下により生 産性が低下するという問題が生じていた。

【0009】本発明は、以上の従来技術における問題に 鑑みてなされたものである。本発明の目的は、信頼性及 び生産性が高い半導体装置を提供することである。ま た、本発明の目的は、生産性が高い半導体装置の製造方 法を提供することである。

【0010】以上の課題を解決するために、本発明者は、半導体装置内に設置されるCu配線の製造に関して鋭意研究を重ねた。その結果、本発明者は、Ag、As、Bi、P、Sb、Si、Tiのうち少なくとも1つを0.1重量%以上、Cuに対する最大固溶限未満の範囲で含有するCu合金で構成されている配線を、半導体基板上に形成された層間絶縁膜に設けられ、表面にバリアメタル層が形成されてなる溝に形成することとした。これにより、前記Cu合金の融点がCuの融点よりも近くなるためCu合金の粒径を大きくし粒界を少なくすることができる。さらに、前記Cu配線の長手方向(電流が流れる方向と平行方向)と垂直方向に粒界を形成することができるためCuの質量輸送経路を少なくしたってイグレーションの発生を低減することができる。以上のようにCu合金の粒径を大きくし粒界を少なくす

るとともにエレクトロマイグレーションの発生を低減することにより配線の破断・亀裂の発生を少なくすることができる。これにより半導体装置の信頼性及び生産性の向上を図ることができるという着想に基づき本発明の半導体装置に想到した。

【0011】また、本発明者は、Mo、Ta、Wのうち 少なくとも1つ以上を0.1重量%以上、1重量%未満 の範囲で含有するCu合金で構成されている配線を、半 導体基板上に形成された層間絶縁膜に設けられ、表面に 10 バリアメタル層が形成されてなる溝に形成することとし た。Mo、Ta、WはCuと合金化することなくCuの 粒界又は粒内に存在するうえ、Cuより密度が大きいた め前記Cu合金内においてCuと比較して移動が遅くC u合金の粒界に析出しCuの拡散を抑制することができ る。さらに、被抵抗がCuの10倍以下であるためCu の配線抵抗を極端に上昇させることなくCuの質量輸送 を抑制することができる。これにより、エレクトロマイ グレーションの発生を低減することで配線の破断・亀裂 の発生を少なくすることができるため、半導体装置の信 20 頼性及び生産性の向上を図ることができるという着想に 基づき本発明の半導体装置に想到した。

#### [0012]

【課題を解決するための手段】以上の課題を解決するため提供する本出願第1の発明は、半導体基板上に形成された層間絶縁膜に設けられ、表面にバリアメタル層が形成されてなる溝に配線が形成されてなり、前記配線はAg、As、Bi、P、Sb、Si、Tiのうち少なくとも1つを0.1 重量%以上、Cuに対する最大固溶限未満の範囲で含有するCu合金で構成されていることを特30 徴とする半導体装置である。

【0013】前記Cu合金に含まれるAg、As、B 1重量%未満である場合、Cu合金の融点をCuの融点 よりも十分に低くすることができないためCu合金の粒 径が大きくならず粒界を少なくすることが十分にできな い。さらに、配線の長手方向と垂直方向に粒界を形成で きないためエレクトロマイグレーションの発生を十分に 低減することができない。以上のことから、配線の破断 ・亀裂の発生を低減することができないと考えられる。 40 一方、前記Cu合金に含まれるAg、As、Bi、P、 Sb、Si、Tiのうち少なくとも1つがCuに対する 最大固溶限以上である場合、これらの元素がCuと化合 物を形成してしまい配線の破断・亀裂の発生が考えられ る。したがって、上記構成を有する本出願第1の発明の 半導体装置によると、半導体基板上に形成された層間絶 縁膜に設けられ、表面にバリアメタル層が形成されてな る溝にCu配線が形成されてなり、前記Cu配線はA g、As、Bi、P、Sb、Si、Tiのうち少なくと も1つを0.1重量%以上、Cuに対する最大固溶限未 50 満の範囲で含有する Cu合金で構成されていることによ

り、前記Cu合金の融点がCuの融点よりも低くなるた めCu合金の粒径を大きくし粒界を少なくすることがで きる。さらに、前記Cu配線の長手方向と垂直方向に粒 界を形成することができるためCuの質量輸送経路を少 なくしエレクトロマイグレーションの発生を低減するこ とができる。以上のようにСи合金の粒径を大きくし粒 界を少なくするとともにエレクトロマイグレーションの 発生を低減することにより配線の破断・亀裂の発生を少 なくすることができるため、高信頼性及び高生産性を有 する半導体装置として得ることができる。

【0014】また、本出願第2の発明は、半導体基板上 に形成された層間絶縁膜に設けられ、表面にバリアメタ ル層が形成されてなる溝に配線が形成されてなり、前記 配線はMo、Ta、Wのうち少なくとも1つ以上を0. 1重量%以上、1重量%未満の範囲で含有するCu合金 で構成されていることを特徴とする半導体装置である。 【0015】前記Cu合金に含まれるMo、Ta、Wの うち少なくとも1つ以上が0.1重量%未満である場合 には、配線中におけるCuの拡散を十分抑制することが できないため、エレクトロマイグレーションの発生を低 20 徴とする半導体装置の製造方法である。 滅することができないと考えられる。一方、前記Cu合 金に含まれるMo、Ta、Wのうち少なくとも1つ以上 が1重量%以上である場合には、配線抵抗が上昇してし まい、導電性が悪くなることが考えられる。また、M o、Ta、WはいずれもCuと合金化することなくCu の粒界又は粒内に存在する。したがって上記構成を有す る本出願第2の発明の半導体装置によると、半導体基板 上に形成された層間絶縁膜に設けられ、表面にバリアメ タル層が形成されてなる溝にCu配線が形成されてな り、前記Cu配線はMo、Ta、Wのうち少なくとも1 つ以上を0.1重量%以上、1重量%未満の範囲で含有 するCu合金で構成されていることにより、Cuの拡散 を抑制することができるうえ、Cuの配線抵抗を極端に 上昇させることなくCuの質量輸送を抑制することがで きる。これにより、エレクトロマイグレーションの発生 を低減することで配線の破断・亀裂の発生を少なくする ことができるため、高信頼性及び高生産性を有する半導 体装置として得ることができる。

【0016】また、本出願第3の発明は、半導体基板上 に形成された層間絶縁膜に配線を形成するための溝を形 成する工程と、前記溝の表面にバリアメタル層を成膜す る工程と、Ag、As、Bi、P、Sb、Si、Tiの うち少なくとも1つがCuに含有されてなるシード層を 前記バリアメタル層上に形成する工程と、前記シード層 上にCu層を形成する工程と、前記Cu層を所定の厚さ に加工する工程と、前記Cu層に対して熱処理を行う工 程とを有してなることを特徴とする半導体装置の製造方 法である。

【0017】上記構成を有する本出願第3の発明の半導 体装置の製造方法によると、半導体基板上に形成された

層間絶縁膜に配線を形成するための溝を形成する工程 と、前記溝の表面にバリアメタル層を成膜する工程と、 Ag、As、Bi、P、Sb、Si、Tiのうち少なく とも 1 つが Cu に含有されてなるシード層を前記バリア メタル層上に形成する工程と、前記シード層上にCu層 を形成する工程と、前記Cu層を所定の厚さに加工する 工程と、前記Cu層に対して熱処理を行う工程とを有し てなることにより、Ag、As、Bi、P、Sb、S i、Tiのうち少なくとも1つがCuに含有されてなる 10 С u 合金を半導体基板上に簡便に形成することができる ため生産性の向上を図ることができる。

【0018】また、本出願第4の発明は、半導体基板上 に形成された層間絶縁膜に配線を形成するための溝を形 成する工程と、前記溝の表面にバリアメタル層を成膜す る工程と、Mo、Ta、Wのうち少なくとも1つ以上が Cuに含有されてなるシード層を前記バリアメタル層上 に形成する工程と、前記シード層上にCu層をする工程 と、前記Cu層を所定の厚さに加工する工程と、前記C u層に対して熱処理を行う工程とを有してなることを特

【0019】上記構成を有する本出願第4の発明の半導 体装置の製造方法によると、半導体基板上に形成された 層間絶縁膜に配線を形成するための溝を形成する工程 と、前記溝の表面にバリアメタル層を成膜する工程と、 Mo、Ta、Wのうち少なくとも1つ以上がCuに含有 されてなるシード層を前記バリアメタル層上に形成する 工程と、前記シード層上にCu層をする工程と、前記C u層を所定の厚さに加工する工程と、前記 C u層に対し て熱処理を行う工程とを有してなることにより、Mo、 Ta、Wのうち少なくとも1つ以上がCuに含有されて なるCu合金を半導体基板上に簡便に形成することがで きるため生産性の向上を図ることができる。

[0020]

*50* 

【発明の実施の形態】以下、本発明の第1の実施の形態 に係る半導体装置を、図面を参照して説明するが、以下 の実施の形態は本発明に係る半導体装置及び半導体装置 の製造方法の一例にすぎない。

(第1の実施形態) 図1は、本実施の形態に係る半導体 装置を示す図である。図2は、Ag-Cuの2成分系共 融化合物の状態図である。図3は、本発明の一実施の形 態に係る半導体装置の一製造工程を示す図である。

【0021】本実施の形態に係る半導体装置は図1に示 されるように、半導体基板 0 上に形成された層間絶縁膜 10に設けられ、表面にバリアメタル層2が形成された 溝10aにCu配線100が形成されてなる。ここで、 Cu配線とはCuを含む材料で構成された配線をいい、 また、Cu合金とはCuを含み形成されてなる合金をい う。前記Cu配線100はAg、As、Bi、P、S b、Si、Tiのうち少なくとも1つを含有するCu合 金1で構成されている。バリアメタル層2はCu合金1

20

の上面部100 a以外の表面を取り囲むように形成されてなる。換言すると、Cu配線100はCu合金1と、Cu合金1の上面部100 a以外の表面を包接するように形成されたバリアメタル層2とを有してなる。バリアメタル層2はCuが層間絶縁膜10又は半導体基板0に拡散するのを防止するとともに、層間絶縁膜10への密着力を強化するために形成する。

【0022】ここで、本実施の形態に係るCu配線10 0が設置された半導体装置を示す正面図を図1 (a) に、図1(a)に示されるCu配線100部分の拡大図 を図1(b)に、図1(a)に示される半導体装置のう ちCu配線100部分を抜き出して示した斜視図を図1 (c) に、及び図1 (c) に示されるCu配線100の B-B 面からの断面図を図1 (d) それぞれ示す。前 記Cu配線100は、Ag、As、Bi、P、Sb、S i、Tiのうち少なくとも1つを0.1重量%以上、C uに対する最大固溶限未満の範囲で含有するCu合金1 で構成されていることが望ましい。前記Cu合金に含ま れるAg、As、Bi、P、Sb、Si、Tiのうち少 なくとも1つが0.1重量%未満である場合、Cu合金 の融点をCuの融点よりも十分に低くすることができな いためCu合金の粒径が大きくならず粒界を少なくする ことが十分にできない。さらに、配線の長手方向と垂直 方向に粒界を形成できないためエレクトロマイグレーシ ョンの発生を十分に低減することができない。以上のこ とから、配線の破断・亀裂の発生を低減することができ ないと考えられる。一方、前記Cu合金に含まれるA g、As、Bi、P、Sb、Si、Tiのうち少なくと も1つがCuに対する最大固溶限以上である場合、これ らの元素がCuと化合物を形成してしまい配線の破断・ 亀裂の発生が考えられる。以上により、前記Cu配線1 00は、Ag、As、Bi、P、Sb、Si、Tiのう ち少なくとも1つを0.1重量%以上、Cuに対する最 大固溶限未満の範囲で含有する Cu合金 1 で構成されて いることにより、図1(b)に示されるように、前記C u合金1の融点がCuの融点よりも低くなるためCu合 金の粒径を大きくし粒界を少なくすることができる。さ らに、図1 (d) に示されるように、前記Cu配線10 0の長手方向(矢印A)と垂直方向に粒界3を形成する ことができるためCuの質量輸送経路を少なくしエレク トロマイグレーションの発生を低減することができる。 以上のようにCu合金の粒径を大きくし粒界を少なくす るとともにエレクトロマイグレーションの発生を低減す ることにより配線の破断・亀裂の発生を少なくすること ができるため、高信頼性及び高生産性を有する半導体装 置として得ることができる。

【0023】次に、図1に示される本実施の形態に係る 半導体装置の一例として、Cu配線がAgを含有するC u合金で構成されている半導体装置について、図2に示 される状態図(Ag-Cuの2成分系共融化合物の状態

図)を参照して説明する。 【0024】図2に示されるように、Ag-Cuの2成 分系共融化合物は、共晶点Yが39.9重量% (Cuに 対するAgの重量%で換算)、共晶温度が779℃、C uに対するAgの最大固溶限Z (Cuに対するAgの固 溶限が最大となる点)は4.9重量%(Cuに対するA gの重量%で換算)である。また、図2において、曲線 X上にその温度における固溶限があり、固溶限が最大と なるのが点 Z (最大固溶限)である。 CuにAgを添加 してCu合金を形成する場合、Cuに添加するAgの量 を増加させていくと曲線Xに沿って液相が出現し始める 温度が下がる。これにより形成されるCu合金の粒径が 大きくなる。Ag-Cu系合金のようにCuの固相(図 2における固相W:斜線部)が小さく且つ共晶温度が低 い合金の場合、添加するAgの量が少量であっても液相 が出現し始める温度を効果的に下げることができる。こ こで、Ag-Cu系合金のような2元合金では、液相が 出現し始める温度の低下は融点の低下と対応しているた め、Agを添加することにより融点を下げることが可能 であるということができる。一方、Cuに対する最大固 溶限Z以上のAgを添加した場合、Agが一部合金化さ れずに析出してしまうことから導電性が低下することが 考えられる。したがって、Cuに対する最大固溶限Z未 満のAgをCuに添加してCu合金を形成することによ り、CuにAgが微小に固溶するため融点を下げること ができる。さらに、融点を下げることによりCu合金の 粒径を大きくすることができるため、エレクトロマイグ レーションの発生を低減させることができる。なお、本 実施の形態においてはAg-Cu系合金を例にとり説明 したが、Auの代わりに、As、Bi、P、Sb、S i、TiがCuとの間で合金を形成する場合であっても Ag-Cu系合金の場合と同様の機構によりエレクトロ マイグレーションの発生を低減させることができ、高信 頼性を有する半導体装置として得ることができる。

【0025】次に、図1に示されるCu配線100を有 してなる半導体装置の製造方法について、図3を参照し て説明する。まず、半導体基板 0 上に形成された層間絶 縁膜10上に溝10aを形成し(図3(a)参照)、続 いて前記溝10 aの表面にバリアメタル層2を成膜する (図3 (b) 参照)。次に、Ag、As、Bi、P、S b、Si、Tiのうち少なくとも1つがCuに含有され てなるシード層11を前記バリアメタル層2上に形成す る。ここで、シード層11とは、Ag、As、Bi、 P、Sb、Si、Tiのうち少なくとも1つが含有され てなる Cu層をいう。また、この場合、シード層 11中 のAg、As、Bi、P、Sb、Si、Ti等は、最終 的に得られるCu配線100中に0.1重量%以上、最 大固溶限未満の範囲で含まれるような量がCuに含まれ ているようにする (図3 (c)参照)。続いて、前記シ 50 - ド層 1 1 上に C u 層 1 2 を積層した後 (図 3 (d) 参

照)、CMP (Chemical Mechanical

Polishment) 処理により前記 Cu 個 12 を 所定の厚さに加工してから熱処理を行うことにより Cu 合金 1 を有してなる Cu 配線 100 を得る(図 3 (e) 参照)。この場合熱処理を行ってから CM P処理を行うこともできる。係る熱処理により、シード層 11 中に含まれる Ag、 As、 Bi、 P、 Sb、 Si、 Ti等が Cu P0 を引起して拡散することにより、粒界の数が少なく、且つ前記 P1 P2 に収容 P3 に形成された粒界を有してなる P3 に取る P4 に形成された

【0026】次に、本発明の第2の実施の形態に係る半 導体装置を、図面を参照して説明する。

(第2の実施形態) 図4は、本実施の第2の実施の形態 に係る半導体装置を示す図である。

【0028】ここで、本実施の形態に係るCu配線20 0が設置された半導体装置を示す正面図を図4(a) に、図4(a)に示されるCu配線200部分の拡大図 を図4(b)に、図4(a)に示される半導体装置のう ちCu配線200部分を抜き出して示した斜視図を図4 (c) に、及び図4(c) に示されるCu配線200の B-B 面からの断面図を図4(d) それぞれ示す。Mo、Ta、WはCuと合金化することなくCuの粒界又 は粒内に存在するうえ、Cuより密度が大きいため前記 Cu合金内においてCuと比較して移動が遅い。このこ とから、前記Mo、Ta、W等の粒子24がCu合金の 粒界に析出することによりCuの拡散を抑制することが できる (図4 (b) 参照)。さらに、被抵抗がCuの1 0倍以下であるためCuの配線抵抗を極端に上昇させる 40 ことなくCuの質量輸送を抑制することができる。これ により、エレクトロマイグレーションの発生を低減する ことで配線の破断・亀裂の発生を少なくすることができ るため、高信頼性及び高生産性を有する半導体装置とし て得ることができる。

【0029】ここで、Cu合金21中に含まれるMo、

Ta、Wが0.1重量%未満であると、Cuの拡散を抑制することができず、エレクトロマイグレーションの発生を十分に低減することができない。一方、Cu合金21中に含まれるMo、Ta、Wが1重量%以上であると、Cuの配線抵抗が大きくなり、導電率が低下してしまいCu配線の信頼性が低下する。したがって、Cu合金21中に含まれるMo、Ta、Wは0.1重量%以上、1重量%未満の範囲でCu合金21に含まれることが望ましい。

0 【0030】また、図4に示される半導体装置は、図2に示される本発明の第1の実施の形態に係る半導体装置の製造方法と略同様の製造工程により得られる。すなわち、シード層11として、Mo、Ta、Wのうち少なくとも1つ以上を含有するCuを用いて同様の製造工程により、図4に示される半導体装置を得ることができる。

# 【図面の簡単な説明】

【図1】 本発明の第1の実施の形態に係る半導体装置を示す図である。

【図2】 Ag-Cuの2成分系共融化合物の状態図である。

【図3】 本発明の第1の実施の形態に係る半導体装置の一製造工程を示す図である。

【図4】 本発明の第2の実施の形態に係る半導体装置を示す図である。

【図5】 従来の半導体装置の一例を示す図である。


【図6】 従来の半導体装置の一製造工程を示す図である。


半導体基板


# 【符号の説明】

1 · 2 1	Cu合金
2	バリアメタル層
3	粒界
1 0	層間絶縁膜
10a	溝
$1\ 1\ \cdot\ 2\ 1\ 1$	シード層
1 2	Cu層
2 4	Mo・Ta・W等の
粒子	
4 1	Cu層
4 3	粒界
100 - 200 - 400	Cu配線
100a·200a·400a	上面
W	固相 (Cu)
X	曲線
Y	共晶点
Z	最大固溶限


[図1]










[図6]











【図2】



【図3】



【図4】

